Логическим устройством

логические функции. Блок построен на комбинационных ло гических схемах. Второй блок может содержать комбинационные и последовательностные логические схемы с уменьшенным логическим перепадом. К элементам этого блока предъявляются иные требования по помехоустойчивости (менее жесткие, чем к элементам первого блока). Третий блок содержит элементы, восстанавливающие логический перепад, развязывающие внутренние элементы от внешней емкостной нагрузки и обеспечивающие работу на низкоомные линии связи. Кроме того, блок должен включать трансляторы уровней для согласования внутренних малосигнальных логических элементов с серийными ИМС типов КМОП, ТТЛ и ЭСЛ.

В схемах, реализующих логические функции, т. е. в логических элементах, логические нули и единицы обычно представлены разными значениями напряжения: напряжением или уровнем нуля U° и напряжением или уровнем единицы ?/'. Разность уровней единицы и нуля называют логическим перепадом:

Примеры модифицированных схем ЭСЛ даны на 4.26. Это малосигнальные схемы (МЭСЛ), представляющие собой переключатель тока с логическим перепадом 0,3—0,4В: с гистерезисом на передаточной характеристике (МГЭСЛ), в которых вместо источника опорного напряжения используется обратная связь с инвертирующего выхода на базу опорного транзистора, за счет чего потребляемая мощность уменьшается ( 4.26, а); с непороговой логикой ( 4.26, б).

Все модифицированные типы МЭСЛ имеют F < 5 пДж; наиболее перспективными из них являются двухступенчатые с логическим перепадом 0,4В и МГЭСЛ с перепадом 0,2В.

деляющие границы участков, называются порогами переключения Unop и ^п0р- Разность напряжений лог. 1 и лог. О называют логическим перепадом:

Особенность применения элементов МЭСЛ — использование отрицательного напряжения питания. При этом согласно (7.12) и (7.13) значительно (в RJR* раз) ослабляется влияние изменений напряжения ^и.п на уровни напряжений U° и С/1, что особенно важно для элементов с малым логическим перепадом.

По сравнению с рассмотренными выше элементами ТТЛ и ЭСЛ элементы И2Л характеризуются наименьшей работой переключения, что обусловлено прежде всего низким напряжением инжектор—эмиттер в цепи питания и, как следствие, малой потребляемой мощностью. В режиме малых токов инжектора работа переключения ЛПер те « CUl/2a.NT На 7.28 приведена зависимость работы переключения от тока инжектора для ЛЭ, структура которого показана на 7.20. Малая работа переключения (участок /) объясняется низкими суммарной емкостью (С< 1 пФ) и логическим перепадом (?/л < 0,7 В). На участке // использовать ЛЭ нецелесообразно, так как работа переключения резко возрастает, а средняя задержка не уменьшается. Для усовершенствованных структур элементов И2Л работа переключения в режиме малых токов инжектора составляет 0,01...0,03 пДж.

Если сигналы подают в виде высокого (положительной или отрицательной полярности) и низкого (близкого к нулю) уровня напряжения, то такой способ подачи сигнала называют потенциальным. Если высокому уровню напряжения V' приписывают значение «единица», а низкому U° — «нуль», то логику называют положительной (позитивной), в противном случае — отрицательной (негативной). Разность уровней единицы и нуля называют логическим перепадом U., = I/1 — 17°. Он должен быть значительным, иначе нельзя будет четко отделить один уровень от другого.

МОП-транзисторная логика на комплементарных транзисторах (КМОП). Схема строится на комплементарных МОП-транзисторах. В качестве логических используются два транзистора, один из которых с n-каналом, а другой — с р-каналом. Логические ИМС на их основе являются наиболее перспективными. Мощность, потребляемая ими в статическом режиме, составляет десятки нановатт, быстродействие около 10 МГц, они обладают большим логическим перепадом. Однако технология изготовления транзисторов с р- и «-каналами на одном кристалле сложна и трудоемка.

Для построения ЭВМ высокой производительности и систем автоматики повышенного быстродействия наиболее перспективны цифровые схемы, построенные на переключателях тока (ТЛПТ). Их высокое быстродействие обеапечивается ненасыщенным режимом работы транзисторов, малым логическим перепадом (~0,7—0,8 В) и малым входным импедансом, который уменьшает влияние нагрузочных емкостей.

переходу схемы из одного логического состояния в другое. На 3.29 приведены статические характеристики мвых==/1"вх—^пор\ идеального и реального компараторов. В идеальном компараторе ( 3.29, а) выходной логический сигнал формируется в момент равенства сравниваемых напряжений (мих= ?/ПОР)- Разрешающая способность реального компаратора ( 3.29, б) Аы„ является функцией коэффициента усиления и величины логического перепада выходного напряжения. Для компараторов с коэффициентом усиления сотни тысяч и логическим перепадом единицы вольт значение Л«к составляет десятые доли милливольта. Значение Амк, полученное из статических характеристик, определяет точность работы компаратора без учета влияния других источников погрешностей. Старение элементов схемы, изменение температуры окружающей среды, дрейф входных токов, воздействие флкжтуационных шумов и влияние ряда других факторов приводят к дополнительным погрешностям работы компаратора. Точка срабатывания компаратора под воздействием перечисленных факторов будет смещаться в пределах некоторой зоны неопределенности А«„ ( 3.30), ширина которой и определяет чувствительность компаратора.

Необходимая сила тока возбуждения СД зависит от уровня напряжения питающей сети и действительной нагрузки СД. Соответствующий закон регулирования тока возбуждения выбирается логическим устройством переключения каналов ЛУПК-Выходное напряжение устройства ВУ зависит от уровня напряжения питающей сети и нагрузки на валу СД. Уровень напряжения на выходе ВУ влияет на фазу импульсов системы импульсно-фазового управления СИФУ, изменяющей угол отпирания тиристоров возбудителя ТВ и, следовательно, силу тока возбуждения СД.

изобретен в 1918 г. Бонч-Бруевичем. Триггерная схема имеет два устойчивых состояния и является, во-первых, запоминающим устройством на один разряд и, во-вторых, логическим устройством, меняющим свое состояние в зависимости от приходящих на вход сигналов.

число разрядов. Поэтому его еще называют арифметико-логическим устройством (АЛУ).

Более сложным логическим устройством является сумматор, позволяющий на выходных шинах получить число, равное сумме чисел, поданных на входные шины первого и второго чисел. При синтезе сложных логических устройств с ограниченным набором элементов часто бывает целесообразно учесть и тождественность ряда логических схем. Некоторые из них показаны на 7.7, а, б, их эквивалентность легко проверяется по таблицам истинности.

2.40, описывается формулой W=2,5C°'61. Это отношение справедливо только для логических узлов; число внешних выводов устройств памяти, имеющих регулярную структуру, меньше. Кроме того, предполагается, что информация передается в параллельном коде (для последовательного кода требуется меньшее число выводов) и узел не является законченным логическим устройством (в противном случае число внешних выводов также меньше). Можно несколько уменьшить длину стороны платы, предназначенной для размещения контактов внешних связей, размещая их в несколько рядов (смещая контакты в рядах на определенный шаг), но при большом числе контактов часто это не позволяет расположить их на одной стороне и приходится занимать вторую (противоположную) сторону. В этом случае стороны, не занятые контактами, целесообразно делать короче, чтобы сократить время распространения сигнала. Из условий получения достаточной жесткости платы (см. гл. 5) следует, что отношение размеров сторон платы не должно превышать 3:1; разделение на платы меньшей площади невыгодно, так как при этом увеличивается трудоемкость сборки из-за необходимости выполнения межплатной коммутации.

предполагает подачу управляющих импульсов на тот комплект вентилей, который должен в данный момент работать, с другого комплекта вентилей должны быть сняты управляющие импульсы, что выполняется специальным логическим устройством, определяющим момент равенства 0 тока нагрузки (вентилей) и блокирующим управляющие импульсы ранее работавшего комплекта вентилей. После некоторой паузы (около 5—10 мс) разрешается подача импульсов на вентили другой группы. При раздельном управлении повышается КПД электропривода из-за исключения уравнительных токов.

Любая микропроцессорная система содержит те же функциональные узлы, ч-о и цифровая ЭВМ. Но микропроцессорные системы, в отличие от цифровых ЭВМ, конструируются на основе новой элементной базы электроники — микропроцессорных БИС, сокращенно МПБИС Это обстоятельство отразилось, в частности, в названии «микропроцессор», которое относится к центральному процессору, выполненному на МПБИС с высокой степенью интеграции: до 10 тысяч активных элементов на один кристалл. Из небольшого числа таких МПБИС оказалось возможным построить микропроцессорную систему со структурой и функцией аналогичных цифровых ЭВМ. Функционально микропроцессорная система минимальной конструкции состоит из следующих узлов: собственно процессорного элемента с арифметическо-логическим устройством (АЛУ) и устройством управления (УУ), ПЗУ для хранения программ и констант, ОЗУ для хранения промежуточных данных в процессе выполнения программы, регистров для временного хранения данных, вводимых или выводимых из устройств ввода-вывода, которые часто называют

Таблица 4.16. Логические операции, выполняемые арифметико-логическим устройством (АЛУ)

Устранить ошибки, возникающие за счет «состязаний» в логических цепях, можно путем временного стробирования. Вырабатываемое логическим устройством напряжение в этом случае передается на после-

Построение графа функционирования. Управляющее устройство является логическим устройством последовательностного типа. Микрокоманда, выдаваемая в следующем тактовом периоде, зависит от того, какая микрокоманда выдается в текущем тактовом периоде, или, иначе, от состояния, в котором находится устройство. Для определения состояний устройства производится разметка схемы алгоритма, представленной в микрокомандах ( 1.6, б), по следующему правилу: символом а„ отмечаются начало и конец схемы, затем последовательно отмечаются символами а,, а.,, ... входы блоков, следующих за операторными блоками (блоками, содержащими микрокоманды). Блок / является операторным блоком, и отмечается символом а, вход следующего за ним блока •— блока 2 условного перехода по признаку х.,\

Устранить ошибки, возникающие за счет «состязаний» в логических цепях, можно путем временного стробирования. Вырабатываемое логическим устройством напряжение в этом случае передается на последующие устройства не непрерывно и не в произвольные моменты времени, а только в такие моменты, когда искажение правильных значений выходного сигнала за счет «состязаний» заведомо исключено. Например, в случае, показанном на 5.50, б, выходное напряжение можно снять в течение интервалов времени ta^-tb (до переключения входного сигнала) и te-^td (после переключения входного сигнала и завершения «состязаний» в схеме).