Состоянии логического

Для повышения четкости работы триггера используется сквозной перенос. Суть его заключается в том, что переключение любого триггера происходит только после того, как закончатся переходные процессы в триггерах предшествующих младших разрядов и все триггеры будут находиться в состоянии логической единицы. На примере счетчика со сквозным переносом ( 153) рассмотрим распространение переноса при переходе счетчика из состояния ООП в состояние 0100 (триггер 4 фиксирует старший разряд).

Для того чтобы всегда можно было обеспечить большое управляемое сопротивление нагрузки, когда любое из входных напряжений будет иметь высокий уровень, соответствующее число /э-канальных транзисторов включается последовательно. Несмотря на то, что при этом выходное сопротивление элемента в состоянии логической 1 возрастает, выходное напряжение логической 1 остается близким к напряжению источника питания [/„, так как в стационарном режиме ток не течет. Если нагрузочные транзисторы по выходу соединить параллельно, а каналы входных транзисторов соединить последовательно, то получится логический элемент, выполяющий операцию И-НЕ, представленный на 20.4, в.

если 5=1, Л = 0, то Qn+1 = \ + \ •Qa=l + Ql>=\, т. е. триггер по основному выходу находится в состоянии логической 1;

Включение повторителя способствует увеличению нагрузочной способности элемента и повышению его быстродействия. Нагрузочная способность возрастает, так как уменьшается выходное сопротивление элемента в состоянии логической 1: в схеме без повторителя оно равно RK, а при включении повторителя уменьшается в $N раз и становится равным ЛЦ/РДГ. Снижение выходного сопротивления способствует и повышению быстродействия элемента, так как уменьшается время перезаряда паразитных емкостей, шунтирующих выходную цепь эмиттер-ного повторителя.

/с,, — ток нагрузочного транзистора, определяемый соотношением (6.37). В состоянии логической 1 мощность практически определяется обратными токами /Обр охранных диодов, вклк>-324

символы записываются в триггеры Tfa — Гб без инвертирования. Если число информационных символов, нечетное, то с триггера Т'\ на элемент Я& подается 4, а на элемент Я? через элемент НЕ'г —. 0. Поэтому если пришедший символ mi,= 1, то через элемент И& он не проходит, так как на него с элемента НЕ'г подан 0. Этот символ не проходит и через элемент И'в (на него уже подана 1 с триггера Т'\), так как элемент НЕ\ инвертирует его в 0. Поэтому в триггер Т? записывается 0.-Наоборот, если пришедший символ «i = 0, то он, будучи инвертирован элементом НЕ'\, проходит через элемент Я6 и записывается в триггер Т& в виде 1. Таким образом, если триггер T'I находится в состоянии логической 1, то в триггеры Г? —. Г6 записываются .инвертированные контрольные символы; если в триггере Tl записывается 0, что свидетельствует о приходе четного числа символов k, то триггеры Д — Г§ фиксируют контрольные символы без.изменения, т.е. в обоих случаях триггеры Т% — Т& и 7i§ — Г? при отсутствии искажений в кодовой комбинации;будут записаны одни и те же символы. Далее на элементах И\ъ— И\% происходит сравнение символов k с инвертированными символами m .(инвертирование достигается снятием символов тс противоположных плеч триггеров) путем подачи импульса с ячейки распределителя «Сравнение». Если искажения в кодовой комбинации не было, то с триггеров на элементы И будут поступать разнородные символы и на выходе элемента ИЛ Из всегда будет 0. Поэтому импульс с ячейки распределителя «Считывание» пропустит через элементы Яп —И'ц все записанные в триггеры символы на выход. При искажении кодовой комбинации с элементами ИЛИ'з будет снят хотя бы один импульс, который сотрет записанную в триггеры Г<> — Г§. информацию. Заметим, что если кодовая комбинация адреса КП состоят из нечетного числа единиц, как, это имело место при рассмотрении FI.V, то дешифратор инверсного кода может быть значите-,льно упрощен.

мые и инверсные. На прямом статическом выводе двоичная переменная имеет значение 1, если сигнал на этом выводе в активном состоянии находится в состоянии логическая 1 в принятом логическом соглашении. На инверсном статическом выводе двоичная переменная имеет значение 1, если сигнал на этом выводе в активном состоянии находится в состоянии логической 0 в принятом логическом соглашении. На прямом динамическом выводе двоичная переменная имеет значение 1, если сигнал на этом выводе изменяется из состояния логической 0 в состояние логическая 1 в принятом логическом соглашении. На инверсном динамическом выводе двоичная переменная имеет значение 1, когда сигнал на этом выводе изменяется из состоянии логическая 1 в состояние логической 0 в принятом логическом соглашении.

Для того чтобы всегда можно было обеспечить большое управляемое сопротивление нагрузки, когда любое из входных напряжений будет иметь высокий уровень, соответствующее число /j-канальных транзисторов включается последовательно. Несмотря на то, что при этом выходное сопротивление элемента в состоянии логической 1 возрастает, выходное напряжение логической 1 остается близким к напряжению источника питания Un, так как в стационарном режиме ток не течет. Если нагрузочные транзисторы по выходу соединить параллельно, а каналы входных транзисторов соединить последовательно, то получится логический элемент, выполяющий операцию И-НЕ, представленный на 20.4, в.

если 5=1, R = 0, то gn+1 = l + l -Qn=\ + Qn=\, т. е. триггер по основному выходу находится в состоянии логической 1;

Реальный запас помехоустойчивости гораздо больше и превышает 1 В. Пороговое входное напряжение, при котором происходит переключение микросхем 155 (133)-й серии, составляет 1,3—1,4 В (при 25 °С), а типичные значения выходных напряжений равны 0,2 В и 3 В для логического 0 и 1 соответственно. Таким образом, когда помехи воздействуют на проводную линию, соединяющую две микросхемы, то, если предшествующая микросхема пребывает в состоянии логического 0, последующая не будет реагировать на помехи 1,1—1,2 В (положительные относительно общей шины). Подобным же образом в состоянии логической 1 система будет устойчивой к помехам 1,5—1,6 В (отрицательным относительно шины питания).

У микросхем ТТЛ со сложным инвертором выходное напряжение в состоянии логической 1 можно поднять, если между шиной питания и выходом микросхемы включить добавочный внешний резистор /?д ( 5-7). Повышение напряжения может понадобиться при сопряжении элементов ТТЛ с элементами КМОП-струкгу ры, а также в различных импульсных устройствах, которые действуют за счет заряда конденсатора выходным напряжением, для достижения больших временных задержек. Типичные значения сопротивления резистора #д=2ч-5 кОм. Внешний резистор сни-Выхрд жает нагрузочную способность микросхемы

Значения, заканчивающиеся символом 1, определяют уровень силы драйвера в состоянии логической единицы, а заканчивающиеся символом 0 — в состоянии логического нуля. Порядок записи безразличен. Если на сигнал действует несколько драйверов, имеющих различный уровень силы, то сигналу присваивается значение того, кто в данный момент представлен наиболее сильным сигналом (значения в приведенном списке упорядочены, причем выше в списке представлены более сильные значения). Если подключены равносильные драйверы, сигналу присваивается неопределенное значение. Например, моделирование фрагмента, представленного в листинге 3.47, породит временную диаграмму, отображенную на 3.22.

если 5=0, R=\, то Q"+l =Q + Q-Qn = Q, т.е. триггер по основному выходу находится в состоянии логического 0;

Мощность, потребляемая ИМС от источника питания ?с в состоянии логического О,

При высоких уровнях помехи в качестве порогового устройства целесообразно использовать триггер Шмитта, у которого переключательная характеристика имеет форму гистерезисной петли. Выбрав ширину гистерезисной петли больше максимальной амплитуды помехи, можно исключить ложные срабатывания порогового устройства. На 9.8, а показана схема триггера на основе ИКН, являющегося аналогом триггера Шмитта. Триггерное состояние обеспечивается путем охвата компаратора положительной обратной связью, соединяя выход через резистивный делитель R\, R2 с неинвертирующим входом. Именно эта связь и приводит к образованию гистерезисной петли на переключательной характеристике ( 9.8,6). Когда триггер находится в состоянии логического 0, его поро-

Лют. ср = (/'пот + ЯпОТ)/2, где Р°тт, РТОТ — потребляемая микросхемой мощность в состоянии логического 0 и 1 на выходе. По потребляемой мощности логические ИМС делятся на мощные (30 мВт •< -< РПОТ. ср < 300 мВт); средней мощности (3 мВт •< Рпот. ср < 30 мВт); маломощные (0,3 мВт •< Лют. ср<3 мВт); микромощные (1 мкВт< < РПОТ. ср < 300 мкВт); нановаттные (Рпот. ср < 1 мкВт).

если 5=0, R=\, то gn+1=0 + 0 g" = 0, т.е. триггер по основнбму выходу находится в состоянии логического 0;

Реальный запас помехоустойчивости гораздо больше и превышает 1 В. Пороговое входное напряжение, при котором происходит переключение микросхем 155 (133)-й серии, составляет 1,3—1,4 В (при 25 °С), а типичные значения выходных напряжений равны 0,2 В и 3 В для логического 0 и 1 соответственно. Таким образом, когда помехи воздействуют на проводную линию, соединяющую две микросхемы, то, если предшествующая микросхема пребывает в состоянии логического 0, последующая не будет реагировать на помехи 1,1—1,2 В (положительные относительно общей шины). Подобным же образом в состоянии логической 1 система будет устойчивой к помехам 1,5—1,6 В (отрицательным относительно шины питания).

в состоянии логического 0, так как через соответствующий выходной транзистор протекает при этом добавочный ток. Статические характеристики. Выше, при рассмотрении логического элемента ТТЛ, предполагалось, что на входах действуют два вида сигналов: низкого и высокого уровня, отображающие в положительной логике логические 0 и 1. Характеристики элемента представляют в графическом виде его поведение при непрерывном изменении управляющего параметра. Различают два вида характеристик: статические и динамические (переходные). Измерение статических характеристик производится в установившемся режиме так, что переходные процессы не влияют на результат. Передаточные характеристики базового элемента ТТЛ, представляющие собой зависимость выходного напряжения

Если на адресные входы мультиплексора подавать входные переменные, зная, какой выходной уровень должен отвечать каждому сочетанию этих сигналов, то, предварительно установив на информационных входах потенциалы нуля и единицы согласно программе, получим устройство, реализующее требуемую функцию. На простом примере функции «исключающее ИЛИ» покажем, как с помощью мультиплексора 4:1, описанного в начале главы (см. 7-2), можно реализовать любую двоичную функцию двух переменных. Как следует из таблицы истинности для функции «исключающее ИЛИ» {см. 5-21), сочетаниямх<1%\ = =00 и x2Xi = \\ отвечает значение логического 0, а двум другим лг2лг1 = 01 и #2X1 = 10 — логической 1. Для выполнения этих условий достаточно подключить к адресным входам мультиплексора А и В шины сигналов Х\ и х2 соответственно, на информационные входы DO и D3 подать потенциал логического 0, а на D1 и D2 — логической 1. Разрешающий вход при этом должен быть в состоянии логического 0. Если число аргументов равно п-\-\, то мультиплексор следует включать несколько иначе. Допустим, что на основе того же мультиплексора (по 7-2) требуется составить схему, реализующую функцию трех переменных, заданную таблицей истинности 7-2 [12].

Цифровая комбинация на управляющих входах (А, В, С) определяет, с какого из информационных входов сигналы на выходы будут переданы в прямом (вывод 5) и с какого— в инверсном виде (вывод б). Разрешающий вход V (вывод 7) должен при этом находиться в состоянии логического 0.

Импульс установки нуля подается также и на триггер DD2, хотя после 13 импульсов он и так находится в состоянии логического нуля. Сделано это для предупреждения ложных срабатываний, так как в момент опрокидывания триггера DDJ под действием импульса «установка нуля» на

Значения, заканчивающиеся символом 1, определяют уровень силы драйвера в состоянии логической единицы, а заканчивающиеся символом 0 — в состоянии логического нуля. Порядок записи безразличен. Если на сигнал действует несколько драйверов, имеющих различный уровень силы, то сигналу присваивается значение того, кто в данный момент представлен наиболее сильным сигналом (значения в приведенном списке упорядочены, причем выше в списке представлены более сильные значения). Если подключены равносильные драйверы, сигналу присваивается неопределенное значение. Например, моделирование фрагмента, представленного в листинге 3.47, породит временную диаграмму, отображенную на 3.22.